(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-250498

(43)公開日 平成8年(1996)9月27日


| (51) Int.Cl.* H 0 1 L 21/321 | 歲 別記号 | 庁内整理番号 9169-4M 9169-4M 9169-4M 9169-4M | FI 技術表示箇所 H01L 21/92 602Z 602N 602L 604B | | | |
|---------------------------------|----------------|----------------------------------------------------|------------------------------------------------------|-----------------------|--------|------------|
| | | | 審査請求 | 未請求 | 請求項の数3 | OL (全 8 頁) |
| (21)出顧番号 | 特願平7-49353 | | (71) 出願人 | 000002185 | | |
| (22)出顧日 | 平成7年(1995)3月9日 | | (72)発明者 | 東京都品川区北品川 6 丁目 7 番35号 | | |
| • | | | (74)代理人 | 弁理士 | 船橋 國則 | |
| , | | | | | | |
| | | | | | | |
| | | | | | | |

(54) 【発明の名称】 半導体装置とその製造方法

(57)【要約】

【目的】 半導体素子と回路基板との線膨張係数の差に 起因する不都合を解消して十分な信頼性を確保するとと もに、フリップチップ化による高密度化の効果を十分発 揮でき、しかもコストアップを抑制することができる半 導体装置とその製造方法を提供する。

【構成】 複数のパッド12を有する半導体素子11の パッド形成面に、パッド12のうちの一つに導通する配 線部14が複数形成され、配線部14の所定位置上にバ ンプ18が形成されてなる半導体装置10。およびその 製造方法。



【特許請求の範囲】

【請求項1】 複数のパッドを有する半導体素子のパッ ド形成面に、前記パッドのうちの一つに導通する配線部 が複数形成され、

該配線部の所定位置上にバンプが形成されてなる、 ことを特徴とする半導体装置。

【請求項2】 前記パッドのうちの信号ピンとなるパッ ドに導通するバンプが、前記パッド形成面の周辺側に配 設され、

前記パッドのうちの電源ピンとなるパッドに導通するバ 10 ている。 ンプが、前記パッド形成面の内側に配設されてなる、 ことを特徴とする請求項1記載の半導体装置。

【請求項3】 パッドを有する半導体素子上に、回路基 板と電気的・機械的に接続されるバンプを形成する半導 体装置の製造方法であって、

前記半導体素子上に第一の層間絶縁層を形成し、かつ該 第一の層間絶縁層の、前記パッドの直上部を開口して該 パッドを露出させる第一工程と、

前記第一の層間絶縁層上に、前記パッドより半導体素子 上のバンプ形成位置まで延びたパターンの配線部を形成 20 する第二工程と、

前記配線部を覆って前記第一の層間絶縁層上に第二の層 間絶縁層を形成し、かつ該第二の層間絶縁層の、前記バ ンプ形成位置の直上部を開口して前記配線部を露出させ る第三工程と、

前記半導体素子の、第二の層間絶縁層を形成した側の面 に導電層を形成する第四工程と、

前記導電層上にめっきレジスト層を形成し、かつ前記バ ンプ形成位置の直上部を開口して前記導電層を露出させ る第五工程と、

前記半導体素子のめっきレジスト層側を電解液中に浸漬 し、通電することによって前記バンプ形成位置の直上部 にバンプを形成する第六工程と、

を有することを特徴とする半導体装置の製造方法。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、パッドに導通するバン プを任意の位置に形成した半導体装置とその製造方法に 関する。

[0002]

【従来の技術】近年、半導体素子はその高密度・高集積 化・高速化が益々進み、これに伴ってこれら半導体素子 を回路基板上に髙密度に実装する要求が強まっている。 半導体素子を回路基板上に実装するには、従来、半導体 素子をセラミックスまたはプラスチックで外部環境から 保護し、端子を出すことによって実装する方法が知られ ている。また、髙密度化をさらに進めるため、近年では BGAパッケージが注目を集め、さらにはチップ(半導 体素子)上にバンプを形成し、これをフェースダウンで 回路基板に接続するフリップチップの実用化検討も活発 50 パッド間の間隔が狭くなっており、一方前記しためっき

2

になされている.

【0003】ところで、究極的な高密度実装を考えた場 合、現在のところフリップチップが最も有望であるとさ れている。このようなフリップチップ実装を可能にする ためには、半導体素子上に形成されているAlパッドの 上に、回路基板との電気的接続部となるバンプを何らか の方法で形成しなければならない。バンプの形成方法と しては、蒸着法、めっき法、スタッドバンプ法が従来か ら知られているが、中でもめっき法が最も一般的とされ

【0004】このようなめっき法によるバンプ形成の一 例を、図5を参照して説明する。まず、図5 (a) に示 すように半導体素子1のA1パッド2上に、蒸着法によ り該半導体素子1およびA1パッド2の上面全体を覆っ てバリヤメタル層3を形成する。次に、前記バリヤメタ ル暦3の全面にめっきレジスト層4を形成し、公知のリ ソグラフィー技術、エッチング技術によって図5 (b) に示すようにA1パッド2の直上部のみを開口させる。 【0005】次いで、半導体素子1のA1パッド2側の 面を電界液中に浸漬し通電することにより、図5 (c) に示すように前記A1パッド2の直上部にマッシュルー ム状のはんだパンプ5を形成する。その後、はんだパン プ5をマスクとして酸等による処理を行い、レジスト層 4、バリヤメタル層3をそれぞれ除去し、さらにフラッ クスを塗布した後熱処理し、はんだバンプ5を溶融処理 して図5(d)に示すような球状のバンプ5aにする。 【0006】また、他のバンプ形成方法のうち蒸着法 は、半導体素子上に金属を蒸着し、この金属層をエッチ ングしてバンプを形成すべき部位にのみ開口した金属製 マスクを形成し、得られた金属製マスクを用いて再度蒸 着することにより、バンプを形成する方法である。

[0007]

【発明が解決しようとする課題】ところで、前述したよ うなフリップチップ実装は、一般に半導体素子と回路基 板との線膨張係数が異なることから、動作による発熱の ためはんだバンプに応力が集中し、バンプにクラックが 入いってしまい、最終的には電気的に開放状態、すなわ ち断線状態となってしまうことが知られている。このよ うな熱ストレスによる応力は、例えば工業調査会による 「髙信頼性マイクロソルダリング技術(P275)」等 に示されるように、Coffin-Masonの式に従うことが一般 に知られており、このような知見を通して、バンプを介 しての導通状態を維持させるべく、さまざまな延命のた めの施策が検討されている。例えば、バンプ高さを高く することが、バンプを介した導通状態維持についての、 寿命延命対策として有望であることが分かっている。

【0008】ところが、ASIC (Application Specif ic Integrated Circuit) などのように高密度・高集積 化が求められる半導体素子では、出力端子数が多くAl

法では、バンプ5(5a)の高さが電極間隔(Alパッ ド2、2間の間隔)に制限されている。すなわち、この 制限を越えて球状のバンプ5aの高さを高く形成しよう とすると、マッシュルーム状のはんだバンプ5の形成時 に該バンプ5、5間が連続してしまい、電極間(Alパ ッド2、2間)が電気的に短絡してバンプラ a の形成が 困難になってしまうからである。例えば、Alパッド 2、2の間隔が150µmであり、現実的なレジスト厚 さを40 µmとした場合、得られるバンプ5 aの高さは 70 um程度が限界となっているのである。したがっ て、このような従来のめっき法では、Alパッド間の間 隔の狭い半導体素子上にはバンプを形成することができ ないのである。

【0009】また、前記蒸着法では、バンプ形成のため の蒸着時に、蒸着処理に伴って金属製マスクが温度上昇 することにより該金属製マスクが反ってしまい、結果と してバンプの形成位置精度が悪くなるといった不都合が あり、前記めっき法と同様に狭いピッチのバンプ形成に は適さないのである。

【0010】また、線膨張係数差による熱ストレスを緩 和する施策として、バンプを千鳥獣に配列し、バンプに かかる応力の集中を分散させるこれが知られている(例 えば曽我ら著、電子情報通信学会論文誌 C vol.J70-C No.12 pp.1575-1582 1987 年12月)。しかし、この場合 には、Alパッドを予め千鳥状に配列させておくことか ら、同一出力端子数で考えると、縦横に略等間隔でA1 パッドを配列させた場合に比べ、レイアウト上半導体素 子の面積を大きくしなければならず、コスト・高密度化 という点で不満がある。

【0011】いずれにせよ、従来のフリップチップ実装 30 技術では、高信頼性を得るための施策が十分になされて いないのである。一方、半導体素子を実装するための回 路基板にあっても、その加工精度上、電極端子部の間隔 の限界が150μm程度とされており、このような理由 からも、従来のフリップチップ実装技術では、そのバン プ間の間隔を狭くできないのである。

【0012】しかして、半導体素子におけるA1パッド 間間隔は現在100μmを下回るところまでファインピ ッチ化されていることから、これに対応してバンプ間の 間隔も狭くし、フリップチップ化による利点である高密 40 度化を十分に図りたいとの要求がある。しかし、現状で は前述した理由により、その要求に応えられないのであ る。さらに、現状では高密度化に対応して回路基板もそ の電極端子部の間隔を限界近くまで狭くしていることか ら、実装時において半導体素子との位置合わせ等を厳密 な精度で行わなくてはならず、そのためこれに対応でき る髙精度の設備が必要となり、したがってコストアップ を招く結果になっている。

【0013】本発明は前記事情に鑑みてなされたもの

の線膨張係数の差に起因する不都合を解消して十分な信 頼性を確保するとともに、フリップチップ化による高密 度化の効果を十分発揮でき、しかもコストアップを抑制 することができる半導体装置とその製造方法を提供する ことにある。

[0014]

【課題を解決するための手段】本発明の半導体装置で は、複数のパッドを有する半導体素子のパッド形成面 に、前記パッドのうちの一つに導通する配線部が複数形 10 成され、該配線部の所定位置上にバンプが形成されてな ることを前記課題の解決手段とした。本発明の半導体装 置の製造方法では、パッドを有する半導体素子上に第一 の層間絶縁層を形成し、かつ該第一の層間絶縁層の、前 記パッドの直上部を開口して該パッドを露出させる第一 工程と、前記第一の層間絶縁層上に、前記パッドより半 導体素子上のバンプ形成位置まで延びたパターンの配線 部を形成する第二工程と、前記配線部を覆って前記第一 の層間絶縁層上に第二の層間絶縁層を形成し、かつ該第 二の層間絶縁層の、前記バンプ形成位置の直上部を開口 して前記配線部を露出させる第三工程と、前記半導体素 子の、第二の層間絶縁層を形成した側の面に導電層を形 成する第四工程と、前記導電層上にめっきレジスト層を 形成し、かつ前記バンプ形成位置の直上部を開口して前 記導電層を露出させる第五工程と、前記半導体素子のめ っきレジスト層側を電解液中に浸漬し、通電することに よって前記バンプ形成位置の直上部にバンプを形成する 第六工程とを有することを前記課題の解決手段とした。 [0015]

【作用】本発明の半導体装置によれば、複数のパッドを 有する半導体素子のパッド形成面に、前記パッドのうち の一つに導通する配線部を複数形成し、該配線部の所定 位置上にバンプを形成したので、該所定の位置を予め設 定しておくことにより、パッドの位置や間隔に制限され ることなくバンプが任意の間隔で形成配置され、これに よりバンプが任意の高さに形成されたものとなる。本発 明の半導体装置の製造方法によれば、パッドに導通する 配線部上の、バンプ形成位置の直上部にバンプを形成す るので、パッドの位置や間隔に制限されることなくバン プを任意の位置でしかも任意の間隔で形成配置すること ができ、したがってバンプを任意の高さに形成すること が可能になる。

[0016]

【実施例】以下、本発明を実施例により詳しく説明す る。図1(a)は本発明の半導体装置の一実施例を示す 図であり、図1(a)において符号10は半導体装置、 11は半導体素子である。半導体素子11は、平面視略 正方形状の公知のもので、その一方の面には、回路基板 (図示略) と電気的・機械的に接続するための多数のパ ッド12…が所定の間隔で形成配置されている。また、 で、その目的とするところは、半導体素子と回路基板と 50 この半導体素子11上には、前記パッド12…を除く位

置に第一の層間絶縁層13が形成されている。この第一 の層間絶緣層13は、無機系または有機系の絶縁物から なるもので、後述するように半導体素子11と配線部と の間の電気的影響を排除するためのものである。なお、 この第一の層間絶縁層13は、前記パッド12と略同一 の厚みに形成されたものとなっている。

【0017】パッド12…および第一の層間絶縁層13 の上には、個々のパッド12上から第一の層間絶縁層1 3の所定位置に延びる配線部14が多数形成されてい る。これら配線部14…は、それぞれ一つのパッド12 上に設けられてこれに導通するとともに、その先端部が 予め設定されたバンプ形成位置にまで延びて形成された もので、例えばAu/Cu/Ti等で構成された積層金 属配線により形成されたものである。また、このような 配線部14…および第一の層間絶縁層13の上には、第 二の層間絶縁層15が形成されている。この第二の層間 絶縁層15は、第一の層間絶縁層13と同様に無機系ま たは有機系の絶縁物からなるもので、配線部14の損傷 を防ぐためのためのものである。

【0018】この第二の層間絶縁層15には、そのバン プ形成位置と対応する箇所にそれぞれ、前記配線部14 の上面の一部を露出させる開口部16が形成されてお り、これら開口部16…内の、露出した配線部14の上 面には、それぞれ導電層17を介して球状のバンプ18 が形成されている。 導電層 17は、後述するようにバン プ18の形成のために設けられたものであり、Cu、A u 等の金属で形成されたものである。バンプ18は、半 導体素子11を回路基板に電気的・機械的に接続するた めの突起物である。なお、バンプ18については、通 常、共晶はんだ、髙融点はんだ等のはんだによって形成 30 されるが、例えばNi、Cu等の金属で形成したもので もよく、さらには、これら金属で形成した後、その表面 に貴金属めっきしたものでもよい。

【0019】また、このようなバンプ18は、図1

(b) に示すように半導体素子11におけるパッド形成 面上の周辺部にて、三列で整列配置されたものとなって いる。この三列で配置された多数のバンプ18…のうち の、最外部の一列、すなわち前記パッド形成面の周辺側 にあるバンプ18a…は、半導体素子10のパッド12 …のうち、信号ピンとなるパッドに導通するよう形成さ 40 れたものであり、また内側の二列にあるバンプ186… は、半導体素子10のパッド12…のうち、電源ピンと なるパッドに導通するよう形成されたものである。ここ で、半導体素子11に形成されたパッド12…は、図1 (b) 中に図示していないものの、半導体素子11の周 辺部にのみ形成されており、したがって前記バンプ18 …のうち内側に配置されたバンプ18b…は、周辺部に 形成されたパッド12に配線部14を介して接続された ものとなっている。

【0020】なお、バンプ18の配置については、半導 50

6

体素子の構成、すなわちその形状やピン数などによって 適宜変更可能であり、例えば図1(c)に示すような配 置にしてもよい。ここで、図1(c)に示したバンプ1 8の配置にあっても、その周辺側の一列が信号ピンとな るパッドに導通するよう形成され、内側の二列が電源ピ ンとなるパッドに導通するよう形成されている。

【0021】このような構成の半導体装置10にあって は、予め設定した所定位置にバンプ18を、パッド12 に配線部14を介して導通した状態で形成したので、該 バンプ18が、パッド12の位置やその間隔に制限され ることなく形成されたものとなり、したがってその高さ や間隔が予め設定された仕様に応じて支障なく形成され たものとなる。また、半導体素子11上に第一の層間絶 縁暦13を形成したことから、バンプ18等から放出さ れるα線により、半導体素子11がソフトエラーを起こ すことを防止することができ、また半導体素子11上に 形成される構成要素との線膨張係数の差によって生じ る、半導体素子11上のパッド12の損傷を防ぐことが でき、さらにバンプ18の下部に加えられるストレスを 緩和することができる。したがって、この半導体装置1 0は、半導体素子11を保護してそのデバイス特性を長 期に亘って維持することができる。

【〇〇22】さらに、信号ピンとなるパッド12に導通 するバンプ18を周辺側に、電源ピンとなるパッド12 に導通するバンプ18をその内側に形成配置したので、 これを回路基板に実装すれば、配線数が多くしたがって 回路基板からさらに引き出すための配線が複雑になる信 号配線を、回路基板の周辺部に周中させることができ、 一方電源配線を、回路基板の内側に一本配設するだけで よくいなる。したがって、回路基板の配線を容易にする ことができるとともに、回路基板に実装された後の装置 の、コンピューター等への搭載を容易にすることができ る。

【0023】なお、図1(b)、(c)に示した例で は、バンプ18のうち周辺側の一列を信号ピンとなるパ ッドに導通させ、他の列のものを電源ピンとなるパッド に導通させたが、設計上、例えば周辺側の二列を信号ピ ンに導通させ、残りを電源ピンに導通させてもよいのは もちろんであり、また、内側に位置するバンプ18のう ち任意のものを、いわゆるダミーのバンプとして放熱用 にしてもよい。

【0024】次に、このような半導体装置10の製造方 法を、請求項3記載の製造方法に基づいて説明する。ま ず、図2(a)に示すように、A1等からなるパッド1 2を有した半導体素子11を用意する。なお、図2

(a)においてはパッド12を一つしか示していないも のの、半導体素子11は、前述したように多数のパッド 12を有しており、これらパッド12、12間の間隔 は、この例では150μmとなっている。

【0025】次に、前記半導体素子11の、パッド12

を形成した側の面上に、図2(b)に示すように第一の 層間絶縁層13を形成し、さらに該第一の層間絶縁層1 3の、前記パッド12の直上部を開口して該パッド12 を露出させる開口部13aを形成する。具体的には、例 えば感光性ポリイミド〔商品名; UR-3100 (東レ 社製)〕を半導体素子11上にスピンコートして厚さ5 μm程度の絶縁層を得、これを100℃で2分間プリベ ーク処理して第一の層間絶縁層13とする。そして、予 め用意した露光マスクを用い、これを通して露光しさら に現像処理することにより、図2(b)中二点鎖線で示 10 す部分を除去してパッド12の上面を露出させる開口部 13 a を形成する。

【0026】次いで、図2(c)に示すように前記第一 の層間絶縁層12上に、パッド10より半導体素子11 上のバンプ形成位置まで延びたパターンの配線部14を 形成する。この配線部14の形成方法としては、まず、 前記第一の層間絶縁層13上にレジスト〔商品名;〇P R-800 (東京応化社製) 〕をスピンコートして厚さ 2μm程度に形成し、さらに100℃で90秒間プリベ ーク処理した後、予め用意した露光マスクを用いこれを 20 通して露光しさらに現像処理することにより、パッド1 2からバンプ形成位置まで延びる配線部のネガパターン を形成する。次に、前記レジスト層上の全面に、スパッ タ法等の蒸着法によってTi、Cu、Auを順に、それ ぞれ $0.1\mu m$ 、 $0.5\mu m$ 、 $0.1\mu m$ の厚さとなる ように堆積し、積層構造のバリアメタル層を形成する。 その後、半導体素子11の、バリヤメタル層を形成した 側の面をレジスト剥離液に浸漬し、レジスト層を溶解処 理することによってレジスト層上のバリアメタル層を同 時に除去し、残ったバリヤメタル層を配線部14とす る。

【0027】次いで、得られた配線部14を覆って前記 第一の層間絶縁層13上に、図2(d)に示すように第 二の層間絶縁層15を形成し、さらに該第二の層間絶縁 層の、前記バンプ形成位置の直上部を開口して前記配線 部14を露出させる開口部16を形成する。具体的に は、例えば感光性ポリイミド〔商品名; UR-3100 (東レ社製)〕を第一の層間絶縁層13上にスピンコー トして厚さ5μm程度の絶縁層を得、これを100℃で 2分間プリベーク処理して第二の層間絶縁層15とす る。そして、予め用意した露光マスクを用い、これを通 して露光しさらに現像処理することにより、内径80 μ mの円状の開口面を有する開口部16を形成する。

【0028】次いで、第二の層間絶縁層15を形成した 側の面に、スパッタ等の蒸着法によってCu、Auの順 に堆積し、図2 (e) に示すように厚さ1. 0μmのC u層、厚さ0.1μmのAu層からなる積層構造の導電 層17を形成する。ここで、Au層を設けたのは、Cu 層の酸化防止膜として機能させるためである。次いで、 図3 (a) に示すように、この導電暦17上にめっきレ 50 8

ジスト間19を形成し、さらに前記バンプ形成位置の直 上部、すなわち第二の層間絶縁層15の開口部16の直 上部を開口して前記導電層17を露出させる開口部19 a を形成する。具体的には、例えばめっき用レジスト [商品名; PMER MR-19 (東京応化社製)] を スピンコートして厚さ40μm程度のめっきレジスト層 19を得、前記第二の層間絶縁層15の処理のときと同 じ露光マスクを用いて露光し、さらに現像処理をするこ とにより、内径80μmの円状にパターニングを行うこ とによって開口部16に連通する開口部19 a を形成す ā.

【0029】次いで、このようにしてめっきレジスト層 19を形成した半導体素子11を、図4に示すような電 解めっき装置20の電解めっき液21中に浸漬し、通電 することにより、前記パンプ形成位置の直上部、すなわ ち図3(b)に示すようにめっきレジスト層19の開口 部19a内にマッシュルーム状のはんだバンプ5を形成 する。ここで、電解めっき装置20は公知の構成からな るものであり、装置本体20a内に電解めっき液21を 貯留するとともに、該電解めっき液21中にPt/Ti メッシュ電極からなる陽極22を配設したものである。 陽極22は電源23に接続されたものであり、この電源 23には、カソード電極となるピン(図示略)を有した カソード給電部24が接続されている。

【0030】このような電解めっき装置20によるバン プ5の形成方法を説明すると、まず、電解めっき装置2 0の電解めっき液21に半導体素子11のめっきレジス ト暦19側を浸漬させ、さらにこの状態でカソード給電 部24のピンを半導体素子11に突き当て、そのめっき レジスト暦19を突き破って該ピンを半導体素子11の 導電層17に導通させる。次いで、電源23よりカソー ド給電部24を介して導電層17に1.5A/dm²の マイナス電流を流し、さらに電解めっき液〔商品名:L D-5 (石原薬品社製)) 21を電解めっき装置20 に 設けられたポンプ25で噴射する。そして、この状態で 例えば室温にて3時間かけ、これによりPb:Sn=9 5:5のはんだを、めっきレジスト層19の開口部1 9、第二の層間絶縁層15の開口部16内に露出する導 電層17上にめっきし、高さ100μmのマッシュルー 40 ム状のはんだバンプ5を得る。

【0031】その後、はんだバンプラを形成した半導体 素子11上のめっきレジスト層19をアセトンで溶解・ 除去し、さらにめっきレジスト層19が除去されること によって露出した導電層17を、エッチング液を用いて 除去する。なお、導電層17のエッチング液としては、 導電暦17を形成するAu層用として、(NH4I+I z +CHコCOOH)の混合溶液が用いられ、Cu層用 として、 (NH4 OH+H2 Oz +EDTA) の混合溶 液が用いられる。

【0032】そして、このようにエッチング処理を行っ

た後、その表面、すなわち第二の層間絶縁層15上にフ ラックス〔商品名; RH-5186 (日本アルファーメ タル社製)〕をスピンコートし、さらにホットプレート 上にて350℃で30秒間の熱処理を行い、マッシュル ーム状のはんだバンプ5を溶融することにより、図1

(a) に示したように高さ 100μ mの球状のバンプ18を形成し、半導体装置10を得る。なお、このような 方法により、図1(b)、(c)に示したバンプ18の レイアウトとは別に、500μmの間隔にて、100μ mの高さのバンプをエリア状に240個形成することが 10 できた。

【0033】このような半導体装置10の製造方法にあ っては、パッド12に導通する配線部14上の、予め設 定したバンプ形成位置の直上部にバンプ18を形成する ので、パッド12の位置やその間隔に制限されることな くバンプ18を任意の位置でしかも任意の間隔で形成配 置することができ、これによりバンプ18を任意の高さ に形成することができる。したがって、半導体素子11 と回路基板との熱膨張係数の差に起因してバンプが熱疲 労を起こすことを抑制し、その寿命を長期化することが できる。また、バンプ18…を任意の位置に形成するこ とができることから、予めバンプ18、18間の間隔を 十分広くとっておくことにより、半導体装置10を回路 基板に実装する際、その位置合わせを容易に行うことが できる。また、半導体素子11として従来の構成のもの をそのまま用い、回路基板へのフリップチップ実装を可 能にすることができる。

【0034】なお、前記実施例では、第一の層間絶縁層 13、第二の層間絶縁層15としてポリイミドからなる 絶縁層を用いたが、例えばこれに代え、SiN× 等の窒 30 化膜に代表される無機物を絶縁層として用いてもよく、 その場合には、レジストを用いてリングラフィー、エッ チングを行う従来公知の方法により、開口部13a、1 6を形成すればよい。また、バリヤメタル層としてTi /Cu/Auを用いたが、例えば最下層金属として、T iに代えてCrを用いてもよい。

【0035】さらに、前記実施例では、配線部14の形 成方法として、第一の層間絶縁層13の上にレジストを 形成し、これに配線部14のネガパターンを形成した 後、バイヤメタル層を形成し、さらにレジスト層を溶解 除去する方法を採用したが、他に例えば、第一の層間絶 縁層13およびパッド12の上にバリヤメタル層を形成 し、さらにレジスト層を形成しこれに露光・現像処理を 行って配線部14のポジパターンを形成し、次いでバリ ヤメタル層の不要部分を酸等によってエッチング除去 し、その後レジスト剥離液によってレジスト層を除去 し、配線部14を形成するといった方法を採用してもよ

【0036】また、電解めっき装置20によるマッシュ

10

た方法に代え、以下の方法を採用することもできる。電 解めっき液21として先に用いたLD-5(商品名;石 原薬品社製)に代えて40℃に加熱したスルファミンニ ッケルを用い、これをポンプ25で噴射するとともに、 前記方法と同様にして電源23よりカソード給電部24 を介して導電層17に1.0A/dm² のマイナス電流 を流し、これにより高さ50μmのマッシュルーム状の ニッケルバンプを得る。次いで、電解めっき液21を亜 硫酸金に代えて再度電解めっきを行うことにより、先に 形成したニッケルバンプの上に厚さ0.1μmの金めっ きを行う。このような方法によれば、得られるバンプに 金めっきが施されていることから、耐酸化性に優れたも のとなり、バンプを寿命をさらに延ばすことができる。 [0037]

【発明の効果】以上説明したように本発明の半導体装置 は、配線部を介することによりパッドに導通するバンプ が予め設定した所定位置に形成されたものであり、該バ ンプが、パッドの位置やその間隔に制限されることなく 形成されることにより、その高さや間隔が予め設定され た仕様に応じて支障なく形成されたものであるから、バ ンプが十分な髙さで形成されることによってその熱疲労 寿命が長くなり、したがって髙い信頼性を有した状態で フリップチップ実装を可能にし、これにより高密度実装 化を一層進めることができる。また、十分な間隔でバン プが形成配置されることにより、実装精度を従来のごと く厳しくする必要がなくなり、したがって回路基板への 実装の際、該回路基板の電極端子部との位置合わせが容 易になることから、髙精度の設備を用いることなく十分 な信頼性を有する実装を行うことができ、これにより実 装不良を防止し、コストダウンを図ることができる。

【0038】本発明の半導体装置の製造方法は、パッド に導通する配線部上の、バンプ形成位置の直上部にバン プを形成するようにし、これによりパッドの位置や間隔 に制限されることなくバンプを任意の位置でしかも任意 の間隔で形成配置することができるようにしたものであ るから、バンプを任意の高さに形成することができ、し たがって半導体素子と回路基板との熱膨張係数の差に起 因してバンプが熱疲労を起こすことを抑制し、その寿命 を長期化することができる。また、バンプを任意の位置 に形成することができることから、予めバンプ間の間隔 を十分広くとっておくことにより、実装精度を従来のご とく厳しくする必要がなくなり、したがって回路基板へ の実装の際、該回路基板の電極端子部との位置合わせが 容易になることから、髙精度の設備を用いることなく十 分な信頼性を有する実装を行うことができ、これにより 実装不良を防止し、コストダウンを図ることができる。 【0039】さらに、バンプを任意の位置に形成するこ

とができることから、半導体素子のファインピッチ化に 伴いそのパッド間隔が、回路基板の電極端子部間の間隔 ルーム状のバンプ3の形成法として、前記実施例に示し 50 に比べより狭小化しても、これに容易に対応して高密度

の実装を可能にすることができる。また、半導体素子として従来の構成のものをそのまま用い、回路基板へのフリップチップ実装を可能にすることができことから、高密度実装のため莫大な時間やコストをかけて全く新規な半導体素子を開発する必要がなく、したがって格段に低いコストで高密度実装を可能にすることができる。

【図面の簡単な説明】


•

【図1】本発明の半導体装置の一実施例の概略構成を示す図であり、(a)は要部側断面図、(b)は平面図、(c)は変形例の平面図である。

【図2】(a)~(e)は本発明の製造方法の一実施例を工程順に説明するための要部側断面図である。

【図3】(a)~(b)は本発明の製造方法の一実施例を工程順に説明するための要部側断面図であり、図2に続く工程を示す図である。

[図1]



本発明装置の概略模成図

12


【図4】 電解めっき装置の概略構成図である。

【図5】(a)~(d)は従来のはんだバンプの形成法を工程順に説明するための要部側断面図である。

【符号の説明】

| | 113 | 5 V 00.00 1 | | |
|----|-----|-----------------|------|----|
| | 5 | マッシュルーム状のはんだバンプ | 10 | 半 |
| | 導体 | 装置 | | • |
| | 11 | 半導体素子 | 12 | パ |
| | ッド | | | |
| | 13 | 第一の層間絶縁層 | 13 a | |
| 10 | 開口部 | | | |
| | 14 | 配線部 | 15 | 第 |
| | 二の月 | 智間絶縁層 | | |
| | 16 | 開口部 | 17 | 道: |
| | 電層 | | | |
| | 18 | バンプ | | |

[図2]



本発明の工程説明図 (!)

